隨著計算機工業(yè)的發(fā)展，作為計算機最常用輸入設(shè)備的鍵盤也日新月異。１９８１年ＩＢＭ推出了ＩＢＭＰＣ／ＸＴ鍵盤及其接口標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)定義了８３鍵，采用５腳ＤＩＮ連接器和簡單的串行協(xié)議。實際上，第一套鍵盤掃描碼集并沒有主機到鍵盤的命令。為此，１９８４年ＩＢＭ推出了ＩＢＭＡＴ鍵盤接口標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)定義了８４～１０１鍵，采用５腳ＤＩＮ連接器和雙向串行通訊協(xié)議，此協(xié)議依照第二套鍵盤掃描碼集設(shè)有８個主機到鍵盤的命令。到了１９８７年，ＩＢＭ又推出了ＰＳ／２鍵盤接口標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)仍舊定義了８４～１０１鍵，但是采用６腳ｍｉｎｉ－ＤＩＮ連接器，該連接器在封裝上更小巧，仍然用雙向串行通訊協(xié)議并且提供有可選擇的第三套鍵盤掃描碼集，同時支持１７個主機到鍵盤的命令�，F(xiàn)在，市面上的鍵盤都和ＰＳ／２及ＡＴ鍵盤兼容，只是功能不同而已。
２�。校樱步涌谟布�
２．１ 物理連接器
一般，具有五腳連接器的鍵盤稱之為ＡＴ鍵盤，而具有六腳ｍｉｎｉ－ＤＩＮ連接器的鍵盤則稱之為ＰＳ／２鍵盤。其實這兩種連接器都只有四個腳有意義。它們分別是Ｃｌｏｃｋ（時鐘腳）、Ｄａｔａ?數(shù)據(jù)腳 、＋５Ｖ（電源腳）和Ｇｒｏｕｎｄ（電源地）。在ＰＳ／２鍵盤與ＰＣ機的物理連接上只要保證這四根線一一對應(yīng)就可以了。ＰＳ／２鍵盤靠ＰＣ的ＰＳ／２端口提供＋５Ｖ電源，另外兩個腳Ｃｌｏｃｋ（時鐘腳）和Ｄａｔａ?數(shù)據(jù)腳 都是集電極開路的，所以必須接大阻值的上拉電阻。它們平時保持高電平，有輸出時才被拉到低電平，之后自動上浮到高電平�，F(xiàn)在比較常用的連接器如圖１所示。
２．２ 電氣特性
ＰＳ／２通訊協(xié)議是一種雙向同步串行通訊協(xié)議。通訊的兩端通過Ｃｌｏｃｋ（時鐘腳）同步，并通過Ｄａｔａ（數(shù)據(jù)腳）交換數(shù)據(jù)。任何一方如果想抑制另外一方通訊時，只需要把Ｃｌｏｃｋ（時鐘腳）拉到低電平。如果是ＰＣ機和ＰＳ／２鍵盤間的通訊，則ＰＣ機必須做主機，也就是說，ＰＣ機可以抑制ＰＳ／２鍵盤發(fā)送數(shù)據(jù)，而ＰＳ／２鍵盤則不會抑制ＰＣ機發(fā)送數(shù)據(jù)。一般兩設(shè)備間傳輸數(shù)據(jù)的最大時鐘頻率是３３ｋＨｚ，大多數(shù)ＰＳ／２設(shè)備工作在１０～２０ｋＨｚ。推薦值在１５ｋＨｚ左右，也就是說，Ｃｌｏｃｋ（時鐘腳）高、低電平的持續(xù)時間都為４０μｓ。每一數(shù)據(jù)幀包含１１～１２個位，具體含義如表１所列。
表1 數(shù)據(jù)幀格式說明
1個起始位 總是邏輯0
8個數(shù)據(jù)位 （LSB）低位在前
1個奇偶校驗位 奇校驗
1個停止位 總是邏輯1
1個應(yīng)答位 僅用在主機對設(shè)備的通訊中
表中，如果數(shù)據(jù)位中１的個數(shù)為偶數(shù)，校驗位就為１；如果數(shù)據(jù)位中１的個數(shù)為奇數(shù)，校驗位就為０；總之，數(shù)據(jù)位中１的個數(shù)加上校驗位中１的個數(shù)總為奇數(shù)，因此總進行奇校驗。
２．３ ＰＳ／２設(shè)備和ＰＣ機的通訊
ＰＳ／２設(shè)備的Ｃｌｏｃｋ（時鐘腳）和Ｄａｔａ?數(shù)據(jù)腳 都是集電極開路的，平時都是高電平。當(dāng)ＰＳ／２設(shè)備等待發(fā)送數(shù)據(jù)時，它首先檢查Ｃｌｏｃｋ（時鐘腳）以確認(rèn)其是否為高電平。如果是低電平，則認(rèn)為是ＰＣ機抑制了通訊，此時它必須緩沖需要發(fā)送的數(shù)據(jù)直到重新獲得總線的控制權(quán)（一般ＰＳ／２鍵盤有１６個字節(jié)的緩沖區(qū)，而ＰＳ／２鼠標(biāo)只有一個緩沖區(qū)僅存儲最后一個要發(fā)送的數(shù)據(jù)）。如果Ｃｌｏｃｋ（時鐘腳）為高電平，ＰＳ／２設(shè)備便開始將數(shù)據(jù)發(fā)送到ＰＣ機。一般都是由ＰＳ／２設(shè)備產(chǎn)生時鐘信號。發(fā)送時一般都是按照數(shù)據(jù)幀格式順序發(fā)送。其中數(shù)據(jù)位在Ｃｌｏｃｋ（時鐘腳）為高電平時準(zhǔn)備好，在Ｃｌｏｃｋ（時鐘腳）的下降沿被ＰＣ機讀入。ＰＳ／２設(shè)備到ＰＣ機的通訊時序如圖２所示。
當(dāng)時鐘頻率為１５ｋＨｚ時，從Ｃｌｏｃｋ（時鐘腳）的上升沿到數(shù)據(jù)位轉(zhuǎn)變時間至少要５μｓ。數(shù)據(jù)變化到Ｃｌｏｃｋ（時鐘腳）下降沿的時間至少也有５ μｓ，但不能大于２５ μｓ，這是由ＰＳ／２通訊協(xié)議的時序規(guī)定的。如果時鐘頻率是其它值，參數(shù)的內(nèi)容應(yīng)稍作調(diào)整。
上述討論中傳輸?shù)臄?shù)據(jù)是指對特定鍵盤的編碼或者對特定命令的編碼。一般采用第二套掃描碼集所規(guī)定的碼值來編碼。其中鍵盤碼分為通碼（Ｍａｋｅ）和斷碼（Ｂｒｅａｋ）。通碼是按鍵接通時所發(fā)送的編碼，用兩位十六進制數(shù)來表示，斷碼通常是按鍵斷開時所發(fā)送的編碼，用四位十六進制數(shù)來表示。
３ ＰＳ／２接口的嵌入式軟件編程方法
ＰＳ／２設(shè)備主要用于產(chǎn)生同步時鐘信號和讀寫數(shù)據(jù)。
３．１ ＰＳ／２向ＰＣ機發(fā)送一個字節(jié)
從ＰＳ／２向ＰＣ機發(fā)送一個字節(jié)可按照下面的步驟進行：
(１)檢測時鐘線電平，如果時鐘線為低，則延時５０μｓ；
(２)檢測判斷時鐘信號是否為高，為高，則向下執(zhí)行，為低，則轉(zhuǎn)到(１)；
(３)檢測數(shù)據(jù)線是否為高，如果為高則繼續(xù)執(zhí)行，如果為低，則放棄發(fā)送（此時ＰＣ機在向ＰＳ／２設(shè)備發(fā)送數(shù)據(jù)，所以ＰＳ／２設(shè)備要轉(zhuǎn)移到接收程序處接收數(shù)據(jù)）；
(４)延時２０μｓ（如果此時正在發(fā)送起始位，則應(yīng)延時４０μｓ）；
（５）輸出起始位（０）到數(shù)據(jù)線上。這里要注意的是：在送出每一位后都要檢測時鐘線，以確保ＰＣ機沒有抑制ＰＳ／２設(shè)備，如果有則中止發(fā)送；
（６）輸出８個數(shù)據(jù)位到數(shù)據(jù)線上；
（７）輸出校驗位；
（８）輸出停止位（１）；
（９）延時３０μｓ（如果在發(fā)送停止位時釋放時鐘信號則應(yīng)延時５０μｓ）；
通過以下步驟可發(fā)送單個位：
（１）準(zhǔn)備數(shù)據(jù)位（將需要發(fā)送的數(shù)據(jù)位放到數(shù)據(jù)線上）；
（２）延時２０μｓ；
（３）把時鐘線拉低；
（４）延時４０μｓ；
（５）釋放時鐘線；
（６）延時２０μｓ。
３．２ ＰＳ／２設(shè)備從ＰＣ機接收一個字節(jié)
由于ＰＳ／２設(shè)備能提供串行同步時鐘，因此，如果ＰＣ機發(fā)送數(shù)據(jù)，則ＰＣ機要先把時鐘線和數(shù)據(jù)線置為請求發(fā)送的狀態(tài)。ＰＣ機通過下拉時鐘線大于１００μｓ來抑制通訊，并且通過下拉數(shù)據(jù)線發(fā)出請求發(fā)送數(shù)據(jù)的信號，然后釋放時鐘。當(dāng)ＰＳ／２設(shè)備檢測到需要接收的數(shù)據(jù)時，它會產(chǎn)生時鐘信號并記錄下面８個數(shù)據(jù)位和一個停止位。主機此時在時鐘線變?yōu)榈蜁r準(zhǔn)備數(shù)據(jù)到數(shù)據(jù)線，并在時鐘上升沿鎖存數(shù)據(jù)。而ＰＳ／２設(shè)備則要配合ＰＣ機才能讀到準(zhǔn)確的數(shù)據(jù)。具體連接步驟如下：
（１）等待時鐘線為高電平。
（２）判斷數(shù)據(jù)線是否為低，為高則錯誤退出，否則繼續(xù)執(zhí)行。
（３）讀地址線上的數(shù)據(jù)內(nèi)容，共８個ｂｉｔ，每讀完一個位，都應(yīng)檢測時鐘線是否被ＰＣ機拉低，如果被拉低則要中止接收。
（４）讀地址線上的校驗位內(nèi)容，１個ｂｉｔ。
（５）讀停止位。
（６）如果數(shù)據(jù)線上為０（即還是低電平），ＰＳ／２設(shè)備繼續(xù)產(chǎn)生時鐘，直到接收到１且產(chǎn)生出錯信號為止（因為停止位是１，如果ＰＳ／２設(shè)備沒有讀到停止位，則表明此次傳輸出錯）。
（７ 輸出應(yīng)答位。
（８） 檢測奇偶校驗位，如果校驗失敗，則產(chǎn)生錯誤信號以表明此次傳輸出現(xiàn)錯誤。
（９）延時４５ μｓ，以便ＰＣ機進行下一次傳輸。
讀數(shù)據(jù)線的步驟如下：
（１）延時２０μｓ；
（２）把時鐘線拉低?
（３）延時４０μｓ?
（４）釋放時鐘線?
（５）延時２０μｓ?
（６）讀數(shù)據(jù)線。
下面的步驟可用于發(fā)出應(yīng)答位；
（１）延時１５μｓ；
（２）把數(shù)據(jù)線拉低；
（３）延時５μｓ；
（４）把時鐘線拉低；
（５）延時４０μｓ；
（６）釋放時鐘線；
（７）延時５μｓ；
（８）釋放數(shù)據(jù)線。